# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-064718

(43)Date of publication of application: 08.03.1996

(51)Int.CI.

H01L 23/12 HO1L 21/301 H05K 1/02

HO5K 1/18

(21)Application number: 06-199776

(71)Applicant: HITACHI CABLE LTD

(22)Date of filing:

24.08.1994

(72)Inventor: ONDA MAMORU

WATANABE MASARU

## (54) BGA-TYPE SEMICONDUCTOR DEVICE BOARD AND MANUFACTURE OF BGA-TYPE SEMICONDUCTOR DEVICE

#### (57)Abstract:

PURPOSE: To handle a plurality of sub-boards as a handling unit and, further, divide a base board into the sub-boards easily after assembly by a method wherein the base board is divided into the sub-boards by slits which are formed along the boundaries between the respective sub-boards and slits are not formed in the parts of the boundaries which are left as holding parts by which the respective sub-boards are linked with and not separated from each other.

CONSTITUTION: A multilayer interconnection base board 9 is prepared. Slits 17 are formed into a check pattern in the base board 9 to divide it into a plurality of sub-boards 5. The slits 17 are formed along the boundaries between the respective subboards 5 and the slits 17 are not formed in the parts of the boundaries which are left as holding parts 18 by which the respective sub-boards 5 are linked with and not separated from ach other. As the holding parts 18 are left in the boundaries of the respective sub-boards 5, the sub-boards 5 can be handled as the one-piece base board 9 and, as the slits 17 are formed while the holding parts 18 are left, the sub-boards 5 can be separated from each other easily by removing the holding parts 18 only.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平8-64718

(43)公開日 平成8年(1996)3月8日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ					技術表示	暂序
H01L										
	21/301									
H05K	1/02	G								
		*		H01L				L		
					21/ 78	٠.		A		
			審査請求	未請求 請求項	の数5	OL	(全	5 頁)	最終頁に記	克く
(21)出願番号		特願平6-199776		(71)出願人	000005	120	_			
						線株式:	会社		Ť	
(22)出願日		平成6年(1994)8	月24日		東京都	千代田	玄丸の	内二丁	目1番2号	
				(72)発明者	御田	護				
					茨城県	日立市	<b>边川町</b>	3丁目	1番1号 日	ΞŹ
			•		電線株	式会社的	電線工	場内		
				(72)発明者	渡辺	膀				
									1番1号 日	ZΕ
					電線株			場内		
				(74)代理人	弁理士	松本	孝			
								٠		
							•			
		•								
								•		

### (54) 【発明の名称】 BGA型半導体装置用基板およびBGA型半導体装置の製造方法

# (57)【要約】

【目的】BGA型半導体装置の量産効果を高める。

【構成】多層親基板9には、表裏を貫通するスリット17が碁盤目状に入れられて、これが境界となって親基板9を複数の子基板5に分割する。分割された各子基板5の境界の四隅は、スリット17を入れずに吊り部18として残しておき、吊り部18で各子基板5同士を互いに連結して分離しないようにしてある。各子基板5にLSIチップ搭載、ワイヤボンディング、モールト封止、半田ボールの形成を行って、親基板9単位で一括してBGA半導体装置を形成する。形成後、吊り部18を打抜き、親基板9を分断して個片抜きを行う。



.]

# 【特許請求の範囲】

【請求項1】配線パターンが形成された親基板に碁盤目 状にスリットを入れて親基板を複数の子基板に分割し、 スリットにより分割された各子基板の境界の一部は、ス リットを入れずに吊り部として残し、該吊り部で各子基 板同士を互いに連結して分離しないようにしたことを特 徴とするBGA型半導体装置用基板。

【請求項2】上記親基板はセラミック基板であることを 特徴とする請求項1に記載のBGA型半導体装置用基 板。

【請求項3】請求項2に記載のBGA型半導体装置用基板において、上記吊り部を薄くするために該吊り部に溝を設けたことを特徴とするBGA型半導体装置用基板。 【請求項4】請求項1ないし3のいずれかに記載のBGA型半導体装置用基板を備え、各子基板に、LSIチップ搭載、ワイヤボンディング、およびモールド封止をするか、またはTABチップ搭載をするかして、さらに半田ボールの形成を行い、これらの組立てを完了した後、吊り部を除去して親基板を子基板単位に分断することを特長とするBGA型半導体装置の製造方法。

【請求項5】請求項4に記載のBGA型半導体装置の製造方法において、吊り部の除去は、打抜きにより行うことを特徴とするBGA型半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、量産効果の高い B G A (ボールグリッドアレイ)型半導体装置用基板および該基板を用いた B G A 型半導体装置の製造方法に関する。 【 0 0 0 2 】

【従来の技術】図7に示した従来のBGA型半導体装置 301の製造方法は、多層基板5にLSIチップ2を搭載した後、ボンディングワイヤ3でLSIチップ2と配線パターン7を結線し、その後モールドレジン4により封止してから最終的に半田ボール6を形成している。

【0003】即ち、多層基板5を独立に1個単位(20~35mm角が通常のサイズ)に切断後、LSIチップ2の搭載、ワイヤボンディング、モールド封止、半田ボール形成を行っている。半田ボール形成を最終とする理由は、モールド封止は170℃のエボキシ樹脂の硬化処理が入り、半田ボールを先に形成すると、半田ボールの表40面が酸化して半田特性が悪くなり、プリント基板への実装組立てが難しくなるためである。

【0004】半田ボールの形成法には、あらかじめ球形半田ボールを作り、位置決めして半田付法により付ける、いわゆるボール振りこみ法と、半田ペーストを直接印刷してリフローしてボールを形成する印刷リフロー法とがあるが、ここでは連続処理が可能な印刷リフロー法を採用している。

# [0005]

【発明が解決しようとする課題】前述の様にBGA型半 50

導体装置を1個単位で組立てるのが従来の方法であるが、1個単位で製造せざるを得ない理由は、モールド完了後に基板の切断をおこなうと機械的な力によりモールド樹脂の剥離がおこるからである。即ち、切断は主に回転刃により行うが、4辺を切断する間にモールド樹脂がゆるみ部分的に剥離をおこし、耐湿試験、温度サイクル試験、高温エージング試験、マイグレーション試験、通電エージング試験等に耐え得ないためである。しかし、1個単位のBGA型半導体装置の製造方法には、次のような欠点があった。

【0006】(1)チップ搭載(ダイボンディング)、ワイヤボンディング等が1個単位となるため、搬送系統が複雑になり、設備が高くなり、かつ能率が悪い。

【0007】(2)1個単位の時は、トレイに載せて搬送するが、トレイへの位置決め精度が上がらず、位置決めの配置が大変で、トレイからの出し入れが非常に難しかった。

【0008】(3) モールド封止ではトランスファーモールド金型に1個単位で入れることになり、手作業の場20 合、非常に能率が悪く、また自動化する場合は、自動位置決め、落としこみ、取出し等の高価な付加設備が必要となる。

【0009】(4)印刷、リフローボール形成では、印刷機に1個ずつ位置決めしてセットすることとなり、印刷機の位置決めセットに時間を要し、能率が悪い。

【0010】本発明の目的は、上述した従来技術の欠点を解消して、複数個単位で扱え、しかも組立て後の分離が容易なBGA半導体装置用基板を提供するととにある。

【0011】また本発明の目的は、上記BGA型半導体 装置用基板を用いることにより生産性の優れたBGA型 半導体装置の製造方法を提供することにある。

## [0012]

【課題を解決するための手段】本発明のBGA型半導体 装置用基板は、配線パターンが形成された親基板に碁盤 目状にスリットを入れて親基板を複数の子基板に分割 し、スリットにより分割された各子基板の境界の一部 は、スリットを入れずに吊り部として残し、該吊り部で 各子基板同士を互いに連結して分離しないようにしたも のである。

【0013】また、本発明のBGA型半導体装置の製造方法は、上記発明のBGA型半導体装置用基板を備え、各子基板に、LSIチップ搭載、ワイヤボンディング、およびモールド封止をするか、またはTAB(Tape Aut omated Bonding)チップ搭載をするかして、さらに半田ボールの形成を行い、これらの組立てを完了した後、吊り部を除去して親基板を子基板単位に分断するものである。

[0014] 親基板とは複数の子基板から構成され、複数の子基板に分離できる基板をいう。子基板は、これを

単位としてLSIチップ搭載、ワイヤボンディング、モールド封止、ボール形成等がなされ、親基板から分離されて1個のBGA型半導体装置を構成する。親基板は樹脂基板、セラミック基板、メタルコア基板のすべてを含い。また、基板は両面配線以上の多層基板が好ましい。【0015】

【作用】各子基板の境界の一部はスリットを入れずに吊り部として残してあるので、各子基板同士をつないだまま親基板として一体的に扱うことができる。したがって、各子基板へのLSIチップ搭載、ワイヤボンディン 10 グ、およびモールド封止、あるいはこれらに代えたTABチップ搭載、ならびに半田ボールの形成が、親基板を単位として一括して行える。

【0016】また、親基板に碁盤目状にスリットを入れて親基板を複数の子基板に分割してあるので、親基板を容易に分断して子基板を得ることができる。この分断は吊り部のみを除去することによって行えるため、切断により親基板から子基板を切り出す場合と異なり、子基板に加わる機械的な力を最小限に抑えることができ、モールド樹脂が剥がれることがない。

[0017]

【実施例】以下、本発明の実施例を図面を用いて説明す る。

【0018】 (実施例1) 400個のボールを持つBG A型半導体装置を本実施例の方法により次の様に製造した。まず、図1に示すように、 $103 \times 165$ mm角で0.5mmの厚さを持つ3層配線親基板9を用意した。材質はガラスエポキシのFR-4である。

【0019】この多層親基板9は、同図に示すように、 縦3個、横5個、計15個の多層子基板5から構成され 30 ている。この多層子基板5は1個のBGA型半導体装置 を構成し、BGA型半導体装置1個単位の形状は31× 31mm角のJEDEC規格となっている。多層子基板5 は、予めワイヤボンディングするための配線パターン と、その他の層間配線はすべて形成されている。

【0020】多層親基板9には、図示するように、表裏を貫通するスリット17が碁盤目状に入れられて、これが境界となって親基板9を上述した複数の多層子基板5に分割する。分割された各子基板5の境界の四隅は、スリット17を入れずに吊り部18として残しておき、吊り部18で各子基板5同士を互いに連結して分離しないようにしてある。吊り部18は四隅に限定されず、各子基板5の境界の4辺に設けてもよい。スリット17の幅は0.5mmである。また、親基板9の外周に外枠部19を形成しておき、その四隅に位置決め穴20を形成する。スリット17、位置決め穴20はすべて抜き金型を用いて開口した。

【0021】外枠19は搬送時等の補強と、位置決め穴 20の取付けのために必要である。位置決め穴20は印 刷マスクの位置合わせ、モールド金型でのピン挿入等に 50 用いるものである。また配線パターンもすべてとの位置 決め穴20を基準に位置が決められており、ダイボンディング、ワイヤボンディング時もすべて水準出しにこの 位置決め穴20を用いる。

【0022】さて、この多層親基板9を用いて、図3に示すように15個の子基板5の全部にLSIチップ2を銀ペーストによりダイボンディングした。その後、エポキシ系レジン4でモールド金型を用いて封止した。これらの作業はすべて多層親基板9単位で流されている。最終的に図2に示す印刷リフローボール形成装置を用い親基板9のボール形成を一括で行った。

【0023】即ち、モールドを完了した親基板9を自動的に印刷機13に送りこむ。印刷機13にはメタルマスク11があり、またスキージ10が作動して半田ペースト12を親基板9の裏面に印刷する。メタルマスク11には半田ボール印刷用の小孔が多数開口(400個×15)されている。穴径は0.8mmゆである。またメタルマスク11の厚さは0.4mmである。この印刷によって図2(b)に示すように、各多層子基板5の裏面に形成してあるボール形成ランド8上にハンダペースト12が所定厚さで乗る。

【0024】次に、印刷を完了した親基板9がリフロー 装置14に自動的に送られて半田ペースト12が溶融して半田ボールが形成される。図2(c)に形成された半田ボール6の断面を示す。仕上がりの半田ボール6の形状はボールの径0.5mmφ、高さ0.5mmであった。半田ペーストはSn60wt%、Pb40wt%の共晶組成を用いた。このため、リフロー炉の最高温度、時間は230℃、10秒とした。また予熱時間は120℃で2分とし、冷却器を炉の前後に付けて各々1分風冷した。リフロー炉はこれ等の温度、時間の得られるコンベア炉となっている。図3に、各多層子基板5にモールドレジン4を封止し、半田ボール6を形成した組み立て完了の図を示す。

【0025】この様にすべての組立てが完了後、親基板 9から子基板5を1個単位に分断する個片抜きを行った。個片抜きは吊り部18を丸く抜ける抜き金型を用いた。金型はこれ等の吊り部18の全箇所、計24箇所を同時に抜ける金型になっている。金型の丸刃パンチ21の直径は1.2 mmoとし、図4に示す様に、丸刃パンチ21が4方向のスリット17端に掛かるようにする。吊り部18の打抜きにより4方向が同時に分断される。なお、パンチ21の形状は丸刃である必要はなく、六角形、四角形でもかまわないが、角ばらない様に仕上げることが好ましく、またパンチの形状を工夫することにより丸く面取りすることも可能である。

【0026】とのように吊り部18を抜き金型による打抜きにより除去したので、子基板に加わる機械的な力を最小限に抑えることができ、モールド樹脂が剥がれることがなく、したがって、複数個同時の個片抜きを行って

5

も、耐湿試験、温度サイクル試験等に十分耐え得る信頼 性の高いBGA型半導体装置が得られる。また、吊り部 の全箇所を同時に打抜くようにしたので、作業効率がよ い。

[0027] (実施例2) 実施例1において、多層親基板9にガラスエポキシの代りにセラミックプリント基板を用いた。個片抜きまでは実施例1と全く同じで、最終の個片抜きを金型での抜き加工による所謂チョコレートプレーク法を用いて行った。即ち、吊り部18には、吊り部18を薄くするために、図5に示す円形状の深い溝 1022がグリーンシートの時に付けられており、セラミックの焼成後でも、金型のパンチでこの溝22部分の底をたたくと、弱い力で吊り部18が破れて親基板9を容易に分断することができる。

【0028】(実施例3)実施例1において、LSIチップ21の搭載に代えてTAB法を用いた、即ち図6に示す様にTABチップ16を用意した。TABチップ16の子基板5への搭載方法は、Au、Sn接合法を用いた。との方法は直接金属端子が接続可能な信頼性の高い方法であるが、詳細については特開平5-136318 20号公報を参照されたい。

【0029】その他の工程は実施例1と同様であるが、 TABチップの場合、ポッティング封止するためのモールド封止は不要であり、TABチップ搭載後に、即ボール形成を行うことができる。

[0030] (実施例の効果) 本実施例によればLSI チップの組込み、ボンディング、モールド封止、ボール 形成、あるいはTABチップ搭載、ボール形成のすべて の工程を完了後に、多層親基板から子基板を1個単位に 独立分断するようにしたので、次のような効果がある。

【0031】(1)生産の効率が非常に高い。チップ搭載、ワイヤボンディング等が親基板単位となるため、搬送系統が単純になり、設備も安くなり、かつ能率が良い。1個単位の時に比べて5倍以上にもなる。

【0032】(2) モールド封止工程でも、トランスファーモールド金型に親基板単位で入れることになり、手作業の場合でも非常に能率が良く、また自動化する場合でも、安価な付加設備で足りる。

【0033】(3)印刷、リフローボール形成工程においても、印刷機に親基板単位でセットすることとなり、\*40

\* 印刷機の位置決めセットに時間がかからず、能率が良い。

【0034】(4)不良率が低い。親基板単位で一括で作るために、品質が高く、不良品が少ない。またロット管理が容易である。

[0035]

【発明の効果】本発明のBGA型半導体装置用基板によれば、子基板の境界に吊り部を残してあるので親基板と子基板とを一体的に扱えると共に、吊り部を残してスリットが形成してあるので、吊り部を除去するだけで子基板を容易に分離できる。

【0036】本発明のBGA型半導体装置の製造方法によれば、BGA型半導体装置を親基板単位で一括して作るため、生産効率が非常に高く、ロット管理も容易である。また、個片抜きのための分断は吊り部を除去するだけでよいので、子基板に加わる機械的な力を小さく抑えることができ、モールド樹脂が剥がれたりすることがない。

## 【図面の簡単な説明】

0 【図1】本発明のBGA型半導体装置用基板の実施例を 説明するための多層親基板の平面図。

【図2】本発明のBGA型半導体装置の製造方法の印刷 リフローを実施するための印刷リフローボール形成装置 の構成図。

【図3】本実施例による組立て完了後の親基板の側面図。

【図4】本実施例による吊り部に加わる丸刃パンチの形状を示す説明図。

[図5]本実施例によるセラミック基板における吊り部の溝形成状況の説明図。

【図6】本実施例による子基板へのTABチップの搭載方法を示す説明図。

【図7】従来例のBGA型半導体装置の概略断面図。 【符号の説明】

- 5 子基板
- 9 親基板
- 17 スリット
- 18 吊り部
- 19 外枠部


【図5】

20 位置決め穴

[図3]




22




[図6]


【図1】










【図2】







【図7】



フロントページの続き

(51)Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

H05K 1/18

ラー がりを埋留。 J 8718-4E